情報科学 › コンピュータサイエンス基礎 › コンピュータアーキテクチャとCPUの構造
パイプライン化による速度向上
命題 7.2(「コンピュータアーキテクチャとCPUの構造」§7) ・ ✓公理まで証明済み
1 命令の処理に必要な組合せ論理の総遅延を Tlogic とし、これを遅延の等しい k≥2 段に分割してあいだにレジスタを挟むとします。レジスタ 1 段分のオーバーヘッド(命題 5.2 の tcq+tsu+tskew)を tr と書きます。データの依存関係や分岐による停止が一切ないと仮定するとき、n 個の命令を処理する時間は
Tseq(n)=n(Tlogic+tr),Tpipe(n)=(n+k−1)(kTlogic+tr)であり、速度向上比は n→∞ で
S(k)=kTlogic+trTlogic+tr=Tlogic+ktrk(Tlogic+tr)<kに収束します。特に tr>0 である限り、段数 k を増やしても速度向上は k 倍に達しません。
本文で読む(証明と前後の説明)→
閉包の状態
✓ 公理まで証明済み
証明が使う定理を 前提 としてたどると、Rikai の中の証明だけで定義・公理(物理では基本仮定)までつながっています(前提の定理類 1 件、定義なども含めて 1 件)。
印の意味: ✓公理まで証明済み ・ △証明あり(閉包未完)・ ※主張のみ。テーマごとの集計は 閉包の状況。
前提をたどる 証明が使う定理・定義(直接 1 件)
▸ を開くと、その項目の証明が使う前提が出ます。深い先は各項目のページでたどれます。
これを使っている定理
証明で明示的に参照している定理は、まだありません。
関連するノック 1 問