情報科学 › コンピュータサイエンス基礎 › コンピュータアーキテクチャとCPUの構造

全加算器と桁上げ伝播加算器

定義 4.1(「コンピュータアーキテクチャとCPUの構造」§4)

入力 a,b,c∈{0,1}a, b, c \in \{0,1\} に対し

s=a⊕b⊕c,c′=(a∧b)∨(c∧(a⊕b))s = a \oplus b \oplus c, \qquad c' = (a \land b) \lor \bigl(c \land (a \oplus b)\bigr)

を出力する組合せ回路を全加算器といいます。ss を和ビット、c′c' を桁上げ出力といいます。

nn 個の全加算器を、第 ii 番目の桁上げ出力 ci+1c_{i+1} を第 i+1i+1 番目の桁上げ入力につなぐ形で連結し、ai,bia_i, b_i を ii 桁目の入力、c0c_0 を最下位への桁上げ入力とした回路を、nn ビットの桁上げ伝播加算器(リップルキャリー加算器)といいます。

本文で読む(前後の説明と例)→

閉包の状態

定義

定義は閉包の起点です(証明を要しません)。

印の意味: ✓公理まで証明済み ・ △証明あり(閉包未完)・ ※主張のみ。テーマごとの集計は 閉包の状況。

これを使っている定理 証明で参照している 1 件

関連するノック 2 問