CMOS の消費エネルギー

出力に容量 $C$ がぶら下がった CMOS ゲートを考えます。プルアップ網とプルダウン網が同時に導通することはなく、トランジスタの漏れ電流は無視できるものとします。このとき、

1. 出力が変化していない定常状態では、電源から接地へ流れる電流は $0$ であり、消費電力も $0$ です。
2. 出力が $0 \to 1 \to 0$ と 1 往復するたびに、電源から取り出されて熱になるエネルギーはちょうど $C V_{DD}^2$ であり、その値は導通経路の抵抗値によりません。
3. クロック周波数 $f$ のもとで、1 クロックあたり平均 $\alpha$ 回の $0 \to 1$ 遷移が起きるなら、平均消費電力は $P = \alpha \, C \, V_{DD}^2 \, f$ です。