同期式順序回路とタイミングパラメータ

すべての記憶素子が同一のクロック信号 $\mathrm{clk}$ の立ち上がりエッジで値を取り込む回路を同期式順序回路といいます。エッジトリガ型 D フリップフロップについて、次の量を定めます。

• $t_{cq}$（$t_{ccq}$）：クロックエッジから出力 Q が確定するまでの最大（最小）遅延。
• $t_{su}$（セットアップ時間）：入力 D がクロックエッジの何秒前までに確定していなければならないか。
• $t_{h}$（ホールド時間）：入力 D がクロックエッジの後、何秒間保たれていなければならないか。

また、フリップフロップ間の組合せ回路の最大遅延を $t_{pd}$、最小遅延を $t_{cd}$、クロックが各フリップフロップに届く時刻のばらつきの最大値を $t_{skew}$ と書きます。